Регистрация | Последние сообщения | Персональный список | Поиск | Настройка конференции | Личные данные | Правила конференции | Список участников | Top 64 | Статистика раздела | faq | Что нового v.2.3 | Чат
Skunk Forum - Техника, Наука, Общество » Форум разработчиков РЭА »
Вопрос о синтезе устройства

Версия для печати (настроить)

Новая тема | Написать ответ

Подписаться

Автор Тема:   Вопрос о синтезе устройства
Бумер
Junior Member

Сообщений: 10
Откуда: Казань
Регистрация: Октябрь 2003

написано 09 Января 2004 11:08ИнфоПравкаОтветитьIP

У меня есть учебный макет, содержащий ПЛИС и для вывода 8 светодиодов
и 3 семисегментных индикатора , и все. Не могу додуматься: какое
устройство спроектировать,которое в сочетание с любой цифровой схемой
залитой в ПЛИС выводила бы на устройства вывода хотя бы в условных
единицах задержку сигнала со входа цифрового устройства на выход.Какие
есть предложения? И вобще это возможно?.

Весельчак У
Moderator

Сообщений: 4598
Откуда: Санктъ-Питербурхъ
Регистрация: Декабрь 2000

написано 10 Января 2004 03:14ИнфоПравкаОтветитьIP

Частотомер в режиме измерения длительности импульса.

telme
Junior Member

Сообщений: 1
Откуда: nearby Moscow
Регистрация: Январь 2004

написано 13 Января 2004 10:46ИнфоПравкаОтветитьIP

Если правильно понимаю, требуется измерения задержки между фронтами двух сигналов?

Если задержка в разы больше периода синхро сигнала, то действительно можно заполнить паузу между фронтами, импульсами большей частоты, а потом посчитать их.

Но если требуется оценить задержки порядка 10нс, (примерно такие в ПЛИС от входа до выхода), то нужна другая схема.

Простой способ - если в ПЛИС есть PLL то как то использовать ее (догадываюсь, что можно, но сам не делал)
Или использовать асинхронную схему из набора пар RS триггеров.
На одной паре RS триггеров, можно узнать какой сигнал пришел раньше. Подав скажем исследуемые сигналы на вход S каждого триггера, а выходы перекрестно на сброс (он должен быть приоритетным). Получится, что если первый сигнал пришел первым и успел установить свой триггер, второй никогда не установится, или наоборот.

Далее делаем линию задержки для одного сигнала, и с ее выходов подаем сигнал на несколько RS детекторов, где «полярность» детектора поменяла знак, там задержки будут равны. И легко узнать задержку, по номеру выхода с линии задержки.

Разрешение такой схемы будет прядка времени установки триггера плюс задержки логического элемента, около 1-2н для ПЛИС.

Ваш ответ:

Коды форума
Смайлики


Ник:    Пароль       
Отключить смайлики

Все время MSK

Склеить | Разбить | Закрыть | Переместить | Удалить

Новая тема | Написать ответ
Последние сообщения         
Перейти к:

Свяжитесь с нами | skunksworks.net

Copyright © skunksworks.net, 2000-2018

Разработка и техническая поддержка: skunksworks.net


Рейтинг@Mail.ru Яндекс.Метрика